WEKO3
アイテム
可変パイプライン段数プロセッサのための細粒度な段数切換コントローラ
http://hdl.handle.net/10076/12511
http://hdl.handle.net/10076/12511e72e541a-1196-4800-a1ee-38ae723f4bcd
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
2009M241.pdf (5.1 MB)
|
|
| Item type | 学位論文 / Thesis or Dissertation(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2013-06-11 | |||||||
| タイトル | ||||||||
| タイトル | 可変パイプライン段数プロセッサのための細粒度な段数切換コントローラ | |||||||
| 言語 | ja | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_46ec | |||||||
| 資源タイプ | thesis | |||||||
| 著者 |
野村, 和正
× 野村, 和正
|
|||||||
| 抄録 | ||||||||
| 内容記述タイプ | Abstract | |||||||
| 内容記述 | 近年,モバイルプロセッサでは,性能向上に伴う消費エネルギーの増加が問題となってきている.消費エネルギーが多いと,発熱,故障のトラブルや,ノートパソコンなどのバッテリー持続時間の減少の原因となってしまうためである.そのため,現在様々な高性能かつ低消費エネルギーを実現する手法が提案されている.その手法の一つとして可変パイプライン段数プロセッサ(VSP;VariableStages Pipeline)やPipeline Stage UniBcation(PSU)が提案されている.可変パイプライン段数プロセッサはパイプライン段数を動的に変更するアーキテクチャである.可変パイプライン段数プロセッサは負荷が高い場合にはパイプライン段数を増やし高周波数で動作させ,負荷が低い場合にはパイプライン段数を減らし低周波数で動作させることにより,高性能かつ低消費エネルギーを実現している.また,可変パイプライン段数プロセッサは現在主流である消費電力削減手法Dynamic Voltage Scaling(DVS)よりも消費エネルギーを削減可能であることが示されている.VSPやPSUを実現するためには,実行時に負荷の変動を監視することにより最適なパイプライン段数を予測し,制御を行うコントローラが必要となる.しかし,従来提案されているコントローラは切換えの粒度が粗く,負荷の変動に対して常に最適なパイプライン段数で動作しているとはいえない.そこで,本論文ではメモリアクセス数を用いた細粒度に予測を行うパイプライン段数切換コントローラを提案し,評価を行った.結果,従来コントローラと比較し,電力遅延積において約1割の改善が得られ,ハードウェア量も少なく抑えることができた. | |||||||
| 抄録 | ||||||||
| 内容記述タイプ | Abstract | |||||||
| 内容記述 | Recently, specially in mobile processors, the increase of energy consumptionby enhancing performance becomes serial problem. it causes decrease of the battery continuance, fever trouble or trouble of note PC when energy consumption is increased. So achievement of both low energy and high-performance is demanded. Therefore various low energy and high-performance techniques have been proposed. Variable Stages Pipeline (VSP) and Pipeline Stage Unification (PSU) are proposed as one of low energy and high-performance techniques. VSP changes the number of the pipeline stages dynamically and frequency. When load of the processor is high, VSP are increased the number of the pipeline stages and operated at high frequency. When load of the processor is low, VSP are reduced the number of the pipeline stages and operated at low frequency, VSP realizes high efficiency and low energy consumed in this way. And VSP can reduce the energy consumption more than Dynamic Voltage Scaling (DVS) of the one of the famous energy consumption reduction technique. VSP and PSU need controller which predict the suitable number of pipeline stage by watching a change of the load of the processor. To predict the suitable number of pipeline stage, pipeline controller is proposed by Yao. However, the grain of the pipeline stage change in this conventional controller is coarse. So it cannot be said that the conventional controller always operates with the number of the most suitable pipeline stages. Here, in order to achieve better performance, I proposed fine grain pipeline controller based on Dynamic Memory AccessAnalyzing. my evaluation results, proposed controller can achieve about 1O% better performance than conventional processor in Energy-Delay Product. Proposed controller can hold down the quantity of hardware. | |||||||
| 内容記述 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 三重大学大学院工学研究科博士前期課程情報工学専攻 | |||||||
| 内容記述 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 4, 36 | |||||||
| 書誌情報 |
発行日 2010-01-01 |
|||||||
| フォーマット | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | application/pdf | |||||||
| 著者版フラグ | ||||||||
| 出版タイプ | VoR | |||||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||||
| 出版者 | ||||||||
| 出版者 | 三重大学 | |||||||
| 修士論文指導教員 | ||||||||
| 寄与者識別子Scheme | WEKO | |||||||
| 寄与者識別子 | 22365 | |||||||
| 姓名 | 近藤, 利夫 | |||||||
| 言語 | ja | |||||||
| 修士論文指導教員 | ||||||||
| 寄与者識別子Scheme | WEKO | |||||||
| 寄与者識別子 | 22366 | |||||||
| 姓名 | 佐々木, 敬泰 | |||||||
| 言語 | ja | |||||||
| 資源タイプ（三重大） | ||||||||
| Master's Thesis / 修士論文 | ||||||||
