WEKO3
アイテム
可変パイプライン段数アーキテクチャへのパワーゲーティング適用に関する研究
http://hdl.handle.net/10076/13012
http://hdl.handle.net/10076/13012cc2831fb-c3d4-4f29-a989-793bc8ca6df1
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
2011M254.pdf (979.3 kB)
|
|
| Item type | 学位論文 / Thesis or Dissertation(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2013-06-11 | |||||||
| タイトル | ||||||||
| タイトル | 可変パイプライン段数アーキテクチャへのパワーゲーティング適用に関する研究 | |||||||
| 言語 | ja | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_46ec | |||||||
| 資源タイプ | thesis | |||||||
| 著者 |
田中, 将輝
× 田中, 将輝
|
|||||||
| 抄録 | ||||||||
| 内容記述タイプ | Abstract | |||||||
| 内容記述 | 近年，携帯電話やノートパソコンなどのモバイル端末に使用されるプロセッサでは，性能向上に伴う消費エネルギーの増加が問題となってきている．消費エネルギーが多いと，発熱，故障のトラブルや，バッテリー持続時間の減少の原因となり得るため，高性能を維持しつつ低消費エネルギーを実現する手法が様々提案されている．その手法の一つとしてこれまでにパイプライン段数を動的に変更する可変パイプライン段数アーキテクチャ（VSP: Variable Stages Pipeline)が提案されている．可変パイプライン段数プロセッサは負荷が高い場合にはパイプライン段数を増やし高周波数で動作させ，負荷が低い場合にはパイプライン段数を減らし低周波数で動作させることにより，高性能かつ低消費エネルギーを実現している．一般にプロセッサで消費されるエネルギーは動的消費電力と静的消費電力に大別できる．動的消費電力はトランジスタのスイッチングによって消費されるエネルギーである．一方，静的消費電力はトランジスタの漏れ電流(リーク電流) によって引き起こされ，トランジスタのスイッチングに関係なく，消費されるエネルギーで，リーク電力ともいう．VSP は動的消費電力の削減には有効であるが，近年プロセス技術の微細化に伴い増加傾向にあるリーク電力には有効でない．そこで本研究では，VSP が少段構成で動作する際に消費するリーク電力を削減するために，VSP 中のハイブリット分岐予測器内の一部の履歴テーブルにパワーゲーティングを適応的に適用する手法を提案し，大幅な性能低下の回避とリーク電力削減を行う．その結果，高性能かつ低消費電力を指し示す指標である電力遅延積において最大21.3%の性能改善ができた． | |||||||
| 抄録 | ||||||||
| 内容記述タイプ | Abstract | |||||||
| 内容記述 | Recently, specially in mobile processors, the increase of energy consumption by enhancing performance becomes serial problem. it causes decrease of the battery continuance, fever trouble or trouble of note PC when energy consumption is increased. So achievement of both low energy and high-performance is demanded. Therefore various low energy and high-performance techniques have been proposed. Variable Stages Pipeline (VSP) and Pipeline Stage Unification (PSU) are proposed as one of low energy and high-performance techniques. VSP changes the number of the pipeline stages dynamically and frequency. When load of the processor is high, VSP are increased the number of the pipeline stages and operated at high frequency. When load of the processor is low, VSP are reduced the number of the pipeline stages and operated at low frequency, VSP realizes high efficiency and low energy consumed in this way. Although the VSP is effective in dynamic power, it is ineffective in leakage power. This paper applies power gating technique to a part of hybrid branch predictor in the VSP to reduce leakage power and prevent performance degradation. According to evaluation result, proposal techinique can improves 21.3% energy-delay-products. | |||||||
| 内容記述 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 三重大学大学院工学研究科博士前期課程情報工学専攻 | |||||||
| 内容記述 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 4, 35 | |||||||
| 書誌情報 |
発行日 2011-01-01 |
|||||||
| フォーマット | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | application/pdf | |||||||
| 著者版フラグ | ||||||||
| 出版タイプ | VoR | |||||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||||
| 出版者 | ||||||||
| 出版者 | 三重大学 | |||||||
| 修士論文指導教員 | ||||||||
| 寄与者識別子Scheme | WEKO | |||||||
| 寄与者識別子 | 23174 | |||||||
| 姓名 | 近藤, 利夫 | |||||||
| 言語 | ja | |||||||
| 資源タイプ（三重大） | ||||||||
| 値 | Master's Thesis / 修士論文 | |||||||
