| Item type |
紀要論文 / Departmental Bulletin Paper(1) |
| 公開日 |
2007-07-02 |
| タイトル |
|
|
タイトル |
A Clock Partitioning Method Using Initialization Complexity for Sequential Testability |
|
言語 |
en |
| 言語 |
|
|
言語 |
eng |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
Sequential circuit |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
Design for testability |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
Fault detectability |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_6501 |
|
資源タイプ |
departmental bulletin paper |
| 著者 |
高瀬, 治彦
林, 照峯
篠木, 剛
|
| 抄録 |
|
|
内容記述タイプ |
Abstract |
|
内容記述 |
This paper presents a new method for sequential testability based on clock controlling. First, we define the concept "initialization complexity" which measure the difficulty of initializing states of flip-flops. Next, we propose new criteria for determining clock control groups based on this concept. Finally, we show the effectiveness of our method in the viewpoint of fault detection with experimental results for benchmark circuits. |
| 書誌情報 |
Research reports of the Faculty of Engineering, Mie University
巻 23,
p. 23-28,
発行日 1998-12-25
|
| ISSN |
|
|
収録物識別子タイプ |
PISSN |
|
収録物識別子 |
0385-6208 |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA00816341 |
| フォーマット |
|
|
内容記述タイプ |
Other |
|
内容記述 |
application/pdf |
| 著者版フラグ |
|
|
出版タイプ |
VoR |
|
出版タイプResource |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |
| その他のタイトル |
|
|
言語 |
ja |
|
値 |
初期化複雑度を用いたテスト容易化のためのクロック分割法 |
| 出版者 |
|
|
出版者 |
Faculty of Engineering, Mie University |
| 資源タイプ（三重大） |
|
|
値 |
Departmental Bulletin Paper / 紀要論文 |
AA008163410230005.PDF (328.5 kB)
